Diferència entre revisions de la pàgina «Microprocessador»
Salta a la navegació
Salta a la cerca
(Es crea la pàgina amb «De moment els apunts d'aquesta part els donaré a classe. Hi ha molts dibuixos: el més important és saber plasmar en dibuixos el funcionament del microprocessador. Us …».) |
|||
| Línia 2: | Línia 2: | ||
Hi ha molts dibuixos: el més important és saber plasmar en dibuixos el funcionament del microprocessador. | Hi ha molts dibuixos: el més important és saber plasmar en dibuixos el funcionament del microprocessador. | ||
| − | Us passo | + | |
| + | == Arquitectura Von-Neumann == | ||
| + | El funcionament dels microprocessadors actuals es basa encara en el paradigma de l'[http://es.wikipedia.org/wiki/Arquitectura_de_von_Neumann arquitectura Von-Neumann] (pronunciat ''"fon noiman"''). Podeu llegir l'[http://es.wikipedia.org/wiki/Arquitectura_de_von_Neumann article de la Wikipedia] com a referència. | ||
| + | |||
| + | Us recordo que l'esquema vist a classe té una pinta com aquesta: | ||
| + | |||
| + | [[Fitxer:arquitectura-von-neumann.jpg]] | ||
| + | |||
| + | |||
| + | === Transaccions de dades === | ||
| + | Us passo un diagrama de les transferències de dades en l'arquitectura Von-Neumann. | ||
[[Fitxer:transfer-bus-micro.gif]] | [[Fitxer:transfer-bus-micro.gif]] | ||
| + | |||
| + | Cal remarcar que l'activitat en els busos està governada pel CLOCK (rellotge). | ||
| + | |||
| + | La seqüència de '''LOAD (LD) o càrrega de dades de la RAM a la CPU''' està seqüenciada de la següent manera: | ||
| + | # La CPU pren la iniciativa i escriu al bus d'adreces la direcció que es vol obtenir. | ||
| + | # La CPU avisa la RAM que vol la dada amb els senyals de control MREQ i RD (Memory Request i Read). | ||
| + | # La RAM reconeix la demanda i demana a la CPU que s'esperi a través de la senyal de WAIT (espera). | ||
| + | # Quan la senyal de WAIT torna a 1, la dada està disponible al bus de DADES perquè la CPU el llegeixi. | ||
Revisió del 18:46, 22 oct 2010
De moment els apunts d'aquesta part els donaré a classe. Hi ha molts dibuixos: el més important és saber plasmar en dibuixos el funcionament del microprocessador.
Arquitectura Von-Neumann
El funcionament dels microprocessadors actuals es basa encara en el paradigma de l'arquitectura Von-Neumann (pronunciat "fon noiman"). Podeu llegir l'article de la Wikipedia com a referència.
Us recordo que l'esquema vist a classe té una pinta com aquesta:
Transaccions de dades
Us passo un diagrama de les transferències de dades en l'arquitectura Von-Neumann.
Cal remarcar que l'activitat en els busos està governada pel CLOCK (rellotge).
La seqüència de LOAD (LD) o càrrega de dades de la RAM a la CPU està seqüenciada de la següent manera:
- La CPU pren la iniciativa i escriu al bus d'adreces la direcció que es vol obtenir.
- La CPU avisa la RAM que vol la dada amb els senyals de control MREQ i RD (Memory Request i Read).
- La RAM reconeix la demanda i demana a la CPU que s'esperi a través de la senyal de WAIT (espera).
- Quan la senyal de WAIT torna a 1, la dada està disponible al bus de DADES perquè la CPU el llegeixi.
